负责制定PCIExpress (PCIe) PCI-SIG表示，面向人工智能(AI)、机器学习、游戏、视觉计算、存储和网络等高性能应用的新一代PCIe 5.0架构带宽将达到32GT/s，完整规范预计2019年完成，目前已发布0.3版的修订版本给其成员公司。
对于400Gb以太网解决方案和双200Gb/s InfiniBand等高端网络，PCIe 5.0架构以全双工方式运行，可提供高达128GB/s的带宽。较高的带宽将为加速器和GPU，以及所有需要提高带宽的应用提供支持。“我们相信，32GT/s的带宽将超越业界的需求。”PCI-SIG主席Al Yanes指出，现行的PCIe 4.0规范已经对未来的PCIe架构设计进行了关键功能的强化设计，这是加快新一代规范开发速度的关键，同时其改良的硅设计流程也为PCIe 5.0奠定了基础。
图：PCI接口的带宽演进过程，每隔三年I/O带宽便翻一番。(来源：PCI SIG)
公布的PCIe 4.0版本0.9规范支持16GT/s数据速率，并针对未来架构的演变进行了功能强化，同时保持向后兼容。Al Yanes表示，PCIe 4.0规范正在进行最终的IP审查，这个新发布的架构改良之处包括：减少系统延迟、增加信道裕度、提升RAS性能、增加信道和带宽的可扩展性，以及改良了I/O虚拟化和平台集成。
PCI-SIG正在利用PCIe 4.0版本0.9规范对其会员提供出版前的合规测试。目前PCIe架构已经成为扩展服务器和存储市场的主要互联架构，而现在PCI-SIG正在推动该技术成为云生态系统的骨干，并希望进入移动网络、物联网(IoT)和各种连网系统及外部I/O连接的主要接口。
同时，大数据和高性能计算对新一代存储设备提出了更大的需求，连带需要更大的接口带宽。“新的PCIe接口技术将让企业和数据中心的NVMe SSD得以利用PCIe架构的可扩展性，从而实现更高的带宽和更低的延迟。”NVM Express公司总裁Amber Huffman说。