联电(UMC)和新思科技(Synopsys)宣布，将Synopsys的 Custom Compiler和Laker客制化设计工具应用于联电14納米FinFET制程。此项合作为建造和验证用于联电14納米的业界标准iPDK，全面支援Custom Compiler提供视觉辅助方案于布局流程。
此突破性的功能，可缩短客户于布局和连接FinFET元件所需的时程。 Custom Compiler解决方案整合了Synopsys的电路模拟、物理验证和数位实作工具，为联电14納米制程的客户提供完整的客制化设计解决方案。
联电硅智财研发暨设计支援处長林子惠表示：「联电与Synopsys长期合作为客户打造许多iPDK。此次推出的14納米iPDK，让客户的布局设计人员及我们的内部团队，在使用Synopsys的客制化设计工具后，提升了电路布局于FinFET的生产力。本公司很高兴能够提供此资源，帮助客户在14納米技术量产上，简化他们的设计过程。」
Synopsys产品销售副总Bijan Kiani表示：「FinFET制程技术目前在客户的受欢迎度日益提高，而FinFET的电路布局则可能是一项挑战。我们与联电合作，为14納米制程启用Custom Compiler，客户可使用Custom Compiler的视觉辅助方案来提升FinFET布局的生产力。」
针对Synopsys Laker和Custom Compiler制化设计工具于14納米及其他制程的iPDK，可依联电的要求提供。
Custom Compiler与新思科技的电路模拟、实体验证(physical verification)及数位实作(digital implementation)等工具整合，可提供全面性的客制化设计解决方案。Custom Compiler让FinFET设计的完成时间从数天缩短至数小时。其自动化视觉辅助设计流程，利用布局设计人员所熟悉的图像使用模型，以减少编写复杂程式码及限制条件。
藉由Custom Compiler，无须额外设定便能自动执行例行性及重复性的任务。Custom Compiler的自动化视觉辅助提供四种辅助工具，包括：布局(Layout)辅助、设计中(In-Design)辅助、范本(Template)辅助以及协同设计(Co-Design)辅助。布局辅助可利用使用者导引(user-guided)的布局绕线自动化，加速完成布局规划；设计中辅助透过在signoff验证之前即撷取物理(physical)及电性(electrical)误差，以减少设计重复；范本辅助能协助设计人员重复使用既有的客制化布局技术，让先前的布局决策更容易运用在新的设计中；协同设计辅助则结合IC Compiler与Custom Compiler，提供客制化及数位实作整合解决方案。